mirror of
https://github.com/LIV2/OpenAmiga500FastRamExpansion.git
synced 2025-12-05 22:52:43 +00:00
Update to KiCad 5.1.2
This commit is contained in:
SukkoPera
parent
b7c7e2cd9d
commit
d39c9740f0
@ -91,11 +91,11 @@ $ENDFPLIST
|
||||
DRAW
|
||||
S -300 700 300 -800 1 1 10 f
|
||||
X S 1 -500 -600 200 R 50 50 1 0 I
|
||||
X I1d 10 -500 -400 200 R 50 50 1 0 I
|
||||
X I0d 11 -500 -300 200 R 50 50 1 0 I
|
||||
X Zc 12 500 0 200 L 50 50 1 0 O
|
||||
X I1c 13 -500 -100 200 R 50 50 1 0 I
|
||||
X I0c 14 -500 0 200 R 50 50 1 0 I
|
||||
X I1c 10 -500 -100 200 R 50 50 1 0 I
|
||||
X I0c 11 -500 0 200 R 50 50 1 0 I
|
||||
X Zd 12 500 -300 200 L 50 50 1 0 O
|
||||
X I1d 13 -500 -400 200 R 50 50 1 0 I
|
||||
X I0d 14 -500 -300 200 R 50 50 1 0 I
|
||||
X E 15 -500 -700 200 R 50 50 1 0 I I
|
||||
X VCC 16 0 900 200 D 50 50 1 0 W
|
||||
X I0a 2 -500 600 200 R 50 50 1 0 I
|
||||
@ -105,7 +105,7 @@ X I0b 5 -500 300 200 R 50 50 1 0 I
|
||||
X I1b 6 -500 200 200 R 50 50 1 0 I
|
||||
X Zb 7 500 300 200 L 50 50 1 0 O
|
||||
X GND 8 0 -1000 200 U 50 50 1 0 W
|
||||
X Zd 9 500 -300 200 L 50 50 1 0 O
|
||||
X Zc 9 500 0 200 L 50 50 1 0 O
|
||||
ENDDRAW
|
||||
ENDDEF
|
||||
#
|
||||
@ -355,7 +355,7 @@ ENDDEF
|
||||
#
|
||||
# conn_CONN_1
|
||||
#
|
||||
DEF ~conn_CONN_1 P 0 30 N N 1 F N
|
||||
DEF conn_CONN_1 P 0 30 N N 1 F N
|
||||
F0 "P" 80 0 40 H V C CNN
|
||||
F1 "conn_CONN_1" -50 40 30 H I C CNN
|
||||
F2 "" 0 0 50 H I C CNN
|
||||
|
||||
File diff suppressed because it is too large
Load Diff
File diff suppressed because it is too large
Load Diff
@ -1,29 +1,10 @@
|
||||
update=ven 01 mar 2019 00:44:32 CET
|
||||
update=dom 19 mag 2019 15:19:25 CEST
|
||||
version=1
|
||||
last_client=kicad
|
||||
[general]
|
||||
version=1
|
||||
RootSch=
|
||||
BoardNm=
|
||||
[pcbnew]
|
||||
version=1
|
||||
LastNetListRead=
|
||||
UseCmpFile=1
|
||||
PadDrill=0.600000000000
|
||||
PadDrillOvalY=0.600000000000
|
||||
PadSizeH=1.500000000000
|
||||
PadSizeV=1.500000000000
|
||||
PcbTextSizeV=1.500000000000
|
||||
PcbTextSizeH=1.500000000000
|
||||
PcbTextThickness=0.300000000000
|
||||
ModuleTextSizeV=1.000000000000
|
||||
ModuleTextSizeH=1.000000000000
|
||||
ModuleTextSizeThickness=0.150000000000
|
||||
SolderMaskClearance=0.000000000000
|
||||
SolderMaskMinWidth=0.000000000000
|
||||
DrawSegmentWidth=0.200000000000
|
||||
BoardOutlineThickness=0.100000000000
|
||||
ModuleOutlineThickness=0.150000000000
|
||||
[cvpcb]
|
||||
version=1
|
||||
NetIExt=net
|
||||
@ -41,3 +22,238 @@ NetFmtName=
|
||||
SpiceAjustPassiveValues=0
|
||||
LabSize=50
|
||||
ERC_TestSimilarLabels=1
|
||||
[pcbnew]
|
||||
version=1
|
||||
PageLayoutDescrFile=
|
||||
LastNetListRead=OpenAmiga500FastRamExpansion.net
|
||||
CopperLayerCount=2
|
||||
BoardThickness=1.6
|
||||
AllowMicroVias=0
|
||||
AllowBlindVias=0
|
||||
RequireCourtyardDefinitions=0
|
||||
ProhibitOverlappingCourtyards=1
|
||||
MinTrackWidth=0.2
|
||||
MinViaDiameter=0.4
|
||||
MinViaDrill=0.3
|
||||
MinMicroViaDiameter=0.2
|
||||
MinMicroViaDrill=0.09999999999999999
|
||||
MinHoleToHole=0.25
|
||||
TrackWidth1=0.2
|
||||
ViaDiameter1=0.6
|
||||
ViaDrill1=0.4
|
||||
dPairWidth1=0.2
|
||||
dPairGap1=0.25
|
||||
dPairViaGap1=0.25
|
||||
SilkLineWidth=0.15
|
||||
SilkTextSizeV=1
|
||||
SilkTextSizeH=1
|
||||
SilkTextSizeThickness=0.15
|
||||
SilkTextItalic=0
|
||||
SilkTextUpright=1
|
||||
CopperLineWidth=0.2
|
||||
CopperTextSizeV=1.5
|
||||
CopperTextSizeH=1.5
|
||||
CopperTextThickness=0.3
|
||||
CopperTextItalic=0
|
||||
CopperTextUpright=1
|
||||
EdgeCutLineWidth=0.15
|
||||
CourtyardLineWidth=0.05
|
||||
OthersLineWidth=0.15
|
||||
OthersTextSizeV=1
|
||||
OthersTextSizeH=1
|
||||
OthersTextSizeThickness=0.15
|
||||
OthersTextItalic=0
|
||||
OthersTextUpright=1
|
||||
SolderMaskClearance=0
|
||||
SolderMaskMinWidth=0.25
|
||||
SolderPasteClearance=0
|
||||
SolderPasteRatio=0
|
||||
[pcbnew/Layer.F.Cu]
|
||||
Name=F.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In1.Cu]
|
||||
Name=In1.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In2.Cu]
|
||||
Name=In2.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In3.Cu]
|
||||
Name=In3.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In4.Cu]
|
||||
Name=In4.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In5.Cu]
|
||||
Name=In5.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In6.Cu]
|
||||
Name=In6.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In7.Cu]
|
||||
Name=In7.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In8.Cu]
|
||||
Name=In8.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In9.Cu]
|
||||
Name=In9.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In10.Cu]
|
||||
Name=In10.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In11.Cu]
|
||||
Name=In11.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In12.Cu]
|
||||
Name=In12.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In13.Cu]
|
||||
Name=In13.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In14.Cu]
|
||||
Name=In14.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In15.Cu]
|
||||
Name=In15.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In16.Cu]
|
||||
Name=In16.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In17.Cu]
|
||||
Name=In17.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In18.Cu]
|
||||
Name=In18.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In19.Cu]
|
||||
Name=In19.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In20.Cu]
|
||||
Name=In20.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In21.Cu]
|
||||
Name=In21.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In22.Cu]
|
||||
Name=In22.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In23.Cu]
|
||||
Name=In23.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In24.Cu]
|
||||
Name=In24.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In25.Cu]
|
||||
Name=In25.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In26.Cu]
|
||||
Name=In26.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In27.Cu]
|
||||
Name=In27.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In28.Cu]
|
||||
Name=In28.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In29.Cu]
|
||||
Name=In29.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In30.Cu]
|
||||
Name=In30.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.B.Cu]
|
||||
Name=B.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Adhes]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.F.Adhes]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.B.Paste]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Paste]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.B.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Dwgs.User]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.Cmts.User]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.Eco1.User]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.Eco2.User]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.Edge.Cuts]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Margin]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Fab]
|
||||
Enabled=0
|
||||
[pcbnew/Layer.F.Fab]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Rescue]
|
||||
Enabled=0
|
||||
[pcbnew/Netclasses]
|
||||
[pcbnew/Netclasses/Default]
|
||||
Name=Default
|
||||
Clearance=0.2
|
||||
TrackWidth=0.2
|
||||
ViaDiameter=0.6
|
||||
ViaDrill=0.4
|
||||
uViaDiameter=0.3
|
||||
uViaDrill=0.1
|
||||
dPairWidth=0.2
|
||||
dPairGap=0.25
|
||||
dPairViaGap=0.25
|
||||
[pcbnew/Netclasses/1]
|
||||
Name=Power
|
||||
Clearance=0.2
|
||||
TrackWidth=0.5
|
||||
ViaDiameter=0.8
|
||||
ViaDrill=0.6
|
||||
uViaDiameter=0.3
|
||||
uViaDrill=0.1
|
||||
dPairWidth=0.2
|
||||
dPairGap=0.25
|
||||
dPairViaGap=0.25
|
||||
|
||||
@ -1,12 +1,12 @@
|
||||
EESchema Schematic File Version 4
|
||||
LIBS:OpenAmiga500FastRamExpansion-cache
|
||||
EELAYER 26 0
|
||||
EELAYER 29 0
|
||||
EELAYER END
|
||||
$Descr A3 16535 11693
|
||||
encoding utf-8
|
||||
Sheet 1 1
|
||||
Title "OpenAmiga500FastRamExpansion"
|
||||
Date "2019-02-28"
|
||||
Date "2019-05-19"
|
||||
Rev "1git"
|
||||
Comp "SukkoPera"
|
||||
Comment1 "Based on work by Kipper2K"
|
||||
@ -102,13 +102,13 @@ Wire Wire Line
|
||||
Wire Wire Line
|
||||
1620 7460 1200 7460
|
||||
Wire Wire Line
|
||||
1620 7660 1200 7660
|
||||
1620 7960 1200 7960
|
||||
Wire Wire Line
|
||||
1620 7760 1200 7760
|
||||
1620 8060 1200 8060
|
||||
Wire Wire Line
|
||||
1620 7960 1190 7960
|
||||
1620 7660 1190 7660
|
||||
Wire Wire Line
|
||||
1620 8060 1190 8060
|
||||
1620 7760 1190 7760
|
||||
Wire Wire Line
|
||||
1620 8260 1190 8260
|
||||
Text Label 1200 7060 0 50 ~ 0
|
||||
@ -119,13 +119,13 @@ Text Label 1200 7360 0 50 ~ 0
|
||||
a4
|
||||
Text Label 1200 7460 0 50 ~ 0
|
||||
a17
|
||||
Text Label 1190 7960 0 50 ~ 0
|
||||
Text Label 1190 7660 0 50 ~ 0
|
||||
a5
|
||||
Text Label 1190 8060 0 50 ~ 0
|
||||
Text Label 1190 7760 0 50 ~ 0
|
||||
a16
|
||||
Text Label 1200 7660 0 50 ~ 0
|
||||
Text Label 1200 7960 0 50 ~ 0
|
||||
a6
|
||||
Text Label 1200 7760 0 50 ~ 0
|
||||
Text Label 1200 8060 0 50 ~ 0
|
||||
a15
|
||||
Text Label 1190 8260 0 50 ~ 0
|
||||
mux_switch
|
||||
@ -212,13 +212,9 @@ Wire Wire Line
|
||||
Wire Wire Line
|
||||
3620 7460 3200 7460
|
||||
Wire Wire Line
|
||||
3620 7660 3200 7660
|
||||
3620 7960 3200 7960
|
||||
Wire Wire Line
|
||||
3620 7760 3200 7760
|
||||
Wire Wire Line
|
||||
3620 7960 3190 7960
|
||||
Wire Wire Line
|
||||
3620 8060 3190 8060
|
||||
3620 8060 3200 8060
|
||||
Text Label 3200 7060 0 50 ~ 0
|
||||
a7
|
||||
Text Label 3200 7160 0 50 ~ 0
|
||||
@ -227,13 +223,9 @@ Text Label 3200 7360 0 50 ~ 0
|
||||
a8
|
||||
Text Label 3200 7460 0 50 ~ 0
|
||||
a13
|
||||
Text Label 3190 7960 0 50 ~ 0
|
||||
a9
|
||||
Text Label 3190 8060 0 50 ~ 0
|
||||
a12
|
||||
Text Label 3200 7660 0 50 ~ 0
|
||||
Text Label 3200 7960 0 50 ~ 0
|
||||
a10
|
||||
Text Label 3200 7760 0 50 ~ 0
|
||||
Text Label 3200 8060 0 50 ~ 0
|
||||
a11
|
||||
$Comp
|
||||
L power:GND #PWR07
|
||||
@ -388,9 +380,9 @@ ma2
|
||||
Text Label 2660 7360 0 50 ~ 0
|
||||
ma3
|
||||
Text Label 2660 7660 0 50 ~ 0
|
||||
ma5
|
||||
Text Label 2660 7960 0 50 ~ 0
|
||||
ma4
|
||||
Text Label 2660 7960 0 50 ~ 0
|
||||
ma5
|
||||
Wire Wire Line
|
||||
4620 7060 4970 7060
|
||||
Wire Wire Line
|
||||
@ -404,9 +396,9 @@ ma6
|
||||
Text Label 4660 7360 0 50 ~ 0
|
||||
ma7
|
||||
Text Label 4660 7660 0 50 ~ 0
|
||||
ma9
|
||||
Text Label 4660 7960 0 50 ~ 0
|
||||
ma8
|
||||
Text Label 4660 7960 0 50 ~ 0
|
||||
ma9
|
||||
Text Label 4720 9620 0 50 ~ 0
|
||||
ma1
|
||||
Text Label 4720 9720 0 50 ~ 0
|
||||
@ -2972,6 +2964,14 @@ Wire Wire Line
|
||||
4700 4570 4250 4570
|
||||
Text Label 4310 4570 0 50 ~ 0
|
||||
~halt
|
||||
Text Label 3190 7760 0 50 ~ 0
|
||||
a12
|
||||
Text Label 3190 7660 0 50 ~ 0
|
||||
a9
|
||||
Wire Wire Line
|
||||
3620 7760 3190 7760
|
||||
Wire Wire Line
|
||||
3620 7660 3190 7660
|
||||
Wire Bus Line
|
||||
8370 3300 8370 7610
|
||||
Wire Bus Line
|
||||
@ -2984,16 +2984,16 @@ Wire Bus Line
|
||||
7180 3670 7180 5170
|
||||
Wire Bus Line
|
||||
10840 3300 10840 7610
|
||||
Wire Bus Line
|
||||
8130 970 8130 5620
|
||||
Wire Bus Line
|
||||
11230 970 11230 5820
|
||||
Wire Bus Line
|
||||
8130 970 8130 5620
|
||||
Wire Bus Line
|
||||
7180 1260 7180 3470
|
||||
Wire Bus Line
|
||||
11550 970 11550 5620
|
||||
3650 1260 3650 3470
|
||||
Wire Bus Line
|
||||
14650 970 14650 5820
|
||||
Wire Bus Line
|
||||
3650 1260 3650 3470
|
||||
11550 970 11550 5620
|
||||
$EndSCHEMATC
|
||||
|
||||
1
fp-info-cache
Normal file
1
fp-info-cache
Normal file
@ -0,0 +1 @@
|
||||
0
|
||||
Loading…
x
Reference in New Issue
Block a user